 |
構成 左の写真下の方が、PLL基板、その左パネルに取り付けてある基板がPLLデータ−制御部になります。 PLL制御は、定番だったＭＣ145163ですが、制御信号がパラレルのBCD構成のため、写真のように沢山のワイヤーが 制御基板との間で必要になります。 最近では、PLL部にシリアル制御のICを使えばもっとすっきりまとめられます。 又、VCO回路と同一基板上にＭＣ145163を構成していますので、VCOへのノイズ混入対策が必要になります。 基板構成としては、PLL制御回路とＭＣ145163を同一基板にまとめ、VCO部は別基板にした方がいいかもしれません。 |
 |
回路 左に基本構成を示します。C−MOS4000番台のロジックICで構成しています。 周波数設定の上位2桁はBCD出力のサムホィ−ルスイッチを使い、100KHzと10KHzの設定は秋月のロータリーエンコーダー を使いました。上位1桁は50/29MHzのバンドスイッチも兼ねています。 ロータリーエンコーダーの受けはCRの簡単なチャタリング吸収フィルターですが、十分ではありません。時々ミスカウント します、この次に自作する場合はPICマイコンでソフト的な処理もやってみたいところです。 VCOを送信と受信を共用している都合上送信と受信の切り替え時に、PLLデータ−を替える必要があります。 今回のリメイクでは、1stIFを7MHzから6.09MHzに変更したため、受信時のPLLデータ−のすべての桁を補正する 必要があります。基板の再製作も考えましたが、大変なので今までの基板に上位2桁分の4560補正部分を子基板として追加しま した。 この部分は両面基板でパターン化していました。作った本人もびっくりするような基板製作ですが、最初に穴あけを済ませ、 穴にランドのパターンを裏表に書いていけば位置ずれの無い両面パターンも自作できます。 今後はマイコンとシリアルデータ−のPLL回路で実現してみたいところです。 |