SDRトランシーバー3号機の製作スタート「全体構成の検討」


写真はSDR#3の各ユニットのバラック実験の様子。基板のランド面にディスクリート部品をのせ、部品交換も容易です。
2022.02.25

はじめに
 新たな製作目標として「お気に入りのSDRトランシーバー3号機の製作」をスタートします。
 SDR2号機(SDR#2)ではFT-301Sとの組み合わせでIF(9MHz)を、SDRで受け持つ構成でしたが、SDR#3ではフロントエンド部を 含めて製作します。
 SDRの製作が続いていますが、製作の最終目標として「CPUボード内蔵ダイレクトサンプリングSDRの製作」をゴール設定して、 以下のステップでゴールを目指すライフワークになります。
 SDR#4、IF周波数を数100kHzに設定のシングルスーパーとし、dsPIC等でA/D処理して表示はPCを利用。
 SDR#5、RF信号(7MHz)をダイレクトにA/Dして、表示はタブレット端末を利用。
 現状の自作力では、かなりハードルを高く、まだ手がかりも無い状況ですが、ゴールを設定することでモチベーションの向上になります。

構想の具体化
 大まかな構想案とブロック図をまとめてみました。

目標仕様
 製作に先立ち目標仕様を、以下の様に仮設定します。
項目 仕様 備考
受信最小感度 -125dbm以下 CWモードにてビート確認できるレベル
受信最大入力 -30dbm以上 10kHz離れて-30dbmの2トーンを入力してもIMD成分が受信出来ないこと
送信出力 10W 
送受信イメージ比 80db以上 イメージ周波数2MHz
不要スプリアス -70db以下

補足説明
 現状の外来ノイズレベルを考慮すると、必要以上に高感度にする必要はなく、むしろゲイン控えめで静かな受信特性が「お気に入り」です。
 SDR特有の折返によるイメージ信号や、36kHz IF周波数に起因するイメージなどのレベルについては、スペクトラム表示画面上に見えないレベル にすることを目指す。
 

ブロック図
 以下にブロック図を示します。
 一部SDR#1のユニットを利用し、主に太線部を新規に製作予定。ゲインは低めに設計し、AGC動作開始点はPC A/Dの飽和を 防ぐ程度に設定。この為弱い信号は小さな復調音で、強い信号は大きな音で聞こえることになりますが、混変調はしっかり抑えた 受信機とします。
 VFOはアナログVFOとし、必要に応じてSi5351に切り替え使用する方式とします。どうもDDSのチューニングは「お気に入り」には なりません。
 送信部は、SDR#2で使用していたクリスタルフィルターの使用を止め、LC BPFのみでIFイメージとキャリアリークレベルを70db以下 に低減するよう目指しています。
 CW送信信号は、今回も遅延時間の制約からソフトでの作成はせず、直接Si5351から2MHzの信号を作成し、Keyingに応じてON/OFFします。

 
 

  今後の予定
 SDR#3では、PC側のソフト開発にC++にも取り組んでみたいと思っていますので、ソフトのハードルが高く、完成は2022年中をめざして います。

RX FRONT END部構想へ
   Top Menu